Разгон ОЗУ, Полная ревизия знаний Рейтинг Опции

[Glazz]

Камрады, расскажите пожалуйста все про оперативную память: разгон в целом, частота, задержки какие-то... На что это все влияет, как подправлять и чем руководствоваться?

P.S. Например круто ли будет поставить на P4 FSB 533Mhz оперативу на 533 Mhz, т.е. PC 4200? Это вообще, на что-нибудь повлияет, и если да, то как?

[MukoJIa]

Вообще P4 очень хорошо реагирует на увеличение частоты памяти, но как 533 без разгона процессора по шине она не встанет, нет такого делителя. Можно поставить как 166 или 200, возможны другие частоты, зависит от чипсета. Самое простое это поставить ее как DDR 400 (200 мгц), с настройками по умолчанию, в этом случая тайминги будут установлены по SPD. Так же можно проиграться с таймингами, их уменьшение даст небольшой прирост в производительности, обычно материнские платы позволяют менять CL, RSD, RP, RAS, наибольший прирост дает уменьшение CAS Latency (CL).

[Glazz]

А почему не встанет? Что за делитель? Вообще, что будет если поставить ОЗУ DDR 533 МГц в связку с P4 с частотой шины 533 МГц [Socket 775 1024k FSB 533 Intel™ Pentium™ 4 Processor 2.66 Ghz (Processor 505)] ???

[NN]

частота шины проца 533МГц это 133МГц х 4,т.е. память на 533МГц работать точно не будет, т.к. 533МГц памяти это 266МГц х 2 (отсюда и DDR). Коэффициенты шина/память обычно ставят 1:1 или 4:5. Гони проц, а там и оперативка за ним подтянется . Лично у меня изначально были и проц и память на 133МГц (133х4 и 133х2 соотв.); теперь проц на шине в 724МГц (181МГц х 4). Соответственно и память теперь работает на 362МГц (181 МГц х 2) (1:1), а никак не на 724МГц. Еще можешь с таймингами памяти поиграться

что будет если поставить ОЗУ DDR 533 МГц в связку с P4 с частотой шины 533 МГц [Socket 775 1024k FSB 533 Intel™ Pentium™ 4 Processor 2.66 Ghz (Processor 505)] ???

скорее всего она будет работать на 333МГц (166 МГц х 2), т.е. с делителем шина/память 4:5

[Glazz]

Спасибо Ne Kola за разъяснение. Тогда вопрос такой: может ли вообще память работать в асинхроне? И если нет, то тогда вообще зачем сейчас выпускают всю эту скоростную ерунду, типа 533(ну, это, положим, на P4 EE с 1066 МГц FSB), 667МГц, 700 и т.д.

P.S. Если я поднимаю скорость шины, скажем на Athlon 64, с номинальных 200МГц, то память 400DDR тоже автоматически поднимает свою частоту?

[MukoJIa]

Спасибо Ne Kola за разъяснение. Тогда вопрос такой: может ли вообще память работать в асинхроне? И если нет, то тогда вообще зачем сейчас выпускают всю эту скоростную ерунду, типа 533(ну, это, положим, на P4 EE с 1066 МГц FSB), 667МГц, 700 и т.д.

P.S. Если я поднимаю скорость шины, скажем на Athlon 64, с номинальных 200МГц, то память 400DDR тоже автоматически поднимает свою частоту?

Конечно может. А у Athlon 64 частота работы памяти задается в зависимости от частоты процессора, соответственно с увеличением частоты процессора, увеличивается частота памяти.

[kampfer]

Для Intel асинхрон не страшен, а дла АМД это понятие уже исчезло с приходом Socket 939...
На твоём месте я бы погнал процессор по максимуму и выбрал бы наименьшие тайминги при этом, благо такая память как DDR533 и рассчитана на разгон, а значит имеет приличные тайминги...

[Glazz]

А как эти тайминги выбирать?! Что это вообще такое?? Какое они имеют отношение к скорости памяти? Если позволите так выразиться: "Назовите физический смысл этой величины"
Я так понял, чем задержки меньше, тем лучше?

[Bell]

А как эти тайминги выбирать?! Что это вообще такое?? Какое они имеют отношение к скорости памяти? Если позволите так выразиться: "Назовите физический смысл этой величины" 
Я так понял, чем задержки меньше, тем лучше?

Без минимальных знаний устройства оперативной памяти объяснить будет сложно. Поэтому начну с начала . Схемотехники, обещаю, никакой не будет.
Итак, в основе DRAM лежит конденсатор. Кто в школе физику не изучал (по семейным обстоятельствам ), то образно, конденсатор можно представить в виде чашечки (ну или любого сосуда), заполненной водой. Но вот беда, у той самой чашечки дно имеет небольшую дырочку, через которую вода медленно, но верно утекает из чашки. Так же как вода вытекает из чашки, заряд постепенно покидает заряженный конденсатор. Поэтому периодически производится refresh ячеек памяти, т.е. перезапись информации (или перезарядка конденсатора), иначе вся информация уходила бы в небытие. Хочу особенно обратить ваше внимание на этот термин - refresh. Когда я сдавал экзамен на сертификат CompTIA A+ , среди 80 вопросов мне попался и вопрос плана: «как называется операция, при которой происходит перезарядка и перезапись регистров оперативной памяти?» (примерный перевод с англ.). Вариантов было как всегда несколько : был и update , и reload , ещё парочка каких-то , ну и , соответственно, был refresh. Поэтому начинающим специалистам советую обращать особое внимание на терминологию. Ну, хватит риторических рассуждений, едем дальше.
Сами же микросхемы памяти состоят из ячеек памяти (двухмерный массив).
Допустим, нам надо считать значение с какой-то ячейки, а полный адрес ячейки у нас состоит из адресов строки и столбца, матрица же ведь. Для этого на микросхему по мультиплексированной шине адреса передаются сигналы RAS и CAS. На самом деле передаются не только они, но ограничимся пока ими.
Сигнал RAS (Row Access Strobe) – строб выборки адреса строки. Занимается тем, что выбирает из двухмерного массива нужную строку, где расположена наша заветная ячейка.
Сигнал CAS (Column Access Strobe) – строб выборки адреса столбца. Ну тут уж можно догадаться , чем занимается . Этот уже выбирает столбец. (прим.: Иногда , вместо слово Access , употребляют Address).
Ну, минимальный багаж знаний, надеюсь, получили, теперь можно переходить на Т… Тайминги.
Таймингами по определению называются временные параметры памяти. Все тайминги задаются в кол-ве тактов шины памяти. Отсюда вытекает , что изменяя частоту шины памяти меняются и установленные тайминги. Т.е. , если у нас частота шины памяти была, например, 100 MHz , а один для одного из таймингов было установлено значение “3” (спонтанная цифра) , то изменив частоту шины памяти на 133 MHz , тот же тайминг , установленный в том же значении («3») будет уже другим.
Понижая значения таймингов, мы и производим разгон.
Таймингов – великое множество , поэтому в данном посте рассмотрим только основные.
Здесь я начертил микросхему ОЗУ. Как я и говорил , никакой схемотехники , чертеж дан довольно-таки абстрактно , но суть от этого не теряется.Рисунок лучше сохранить и просматривать отдельно , а с паги смотрится - не очень
Итак, что мы видим…


Поступает сигнал RAS на нужную нам строку, затем вся строка сливается целиком в выходной буфер. И тут мы понимаем (или делаем вид, что понимаем) , что здесь будет какая-то задержка. Это и есть первый тайминг, а имя ему – RAS to CAS Delay (tRCD , RCD). Это задержка, выраженная в тактах шины памяти между сигналами RAS и CAS (чтения адреса строки и столбца). Изменение этого тайминга на один шаг дает прирост производительности в среднем около 2%.

Сигнал CAS поступает уже на буфер, где содержится вся наша строка и выбирает нужную ячейку, откуда информация сливается на шину данных. Здесь пред нами выскакивает ещё одна задержка – CAS Latency (TCL, CL) – латентность. Задержка, выраженная в тактах шины памяти между моментом поступления команды на чтение CAS и моментом, когда на шине данных появляются первые данные. Это единственный тайминг, значения которого могут быть дробными : 2, 2.5 , 3 , 3.5 , … . Для одноканальных чипсетов латентность оказывает самое серьезное влияние на производительность памяти, сравнимое с изменение частоты шины памяти. Лично мне , играясь с таймингом латентности и частотой удалось достичь 40% прироста производительности , причем все работало очень стабильно.
Но , что касается двухканальных чипсетов , то тут – беда. Здесь латентность практически не влияет на прирост производительности. Изменяя этот тайминг на один шаг , прирост оказывается =< 1%

Так , ячейку считали. А если нужно всю строку считать? Надо информацию в строке динамической памяти восстановить и повторять процедуру. Тут у нас третий тайминг – RAS Precharge или Precharge to Active (tRP , RP) - задержка предварительного заряда по
RAS. Это время которое требуется на восстановление информации в строке динамической памяти после считывания и перед ее повторным чтением (как думаете, в чем время ? правильно, снова в тактах).

И в заключении , Last but not least — то есть, последний по упоминанию, но не по значению… наш четвертый тайминг. Как мы говорили , память представляет собой конденсатор , ей нужна периодическая регенерация. Этот тайминг называется Precharge Delay или Active to Precharge (tRAS) – задержка перед регенерацией. Во время этой задержки строка недоступна для чтения и записи. Этот тайминг больше характеризует возможности чипсета (контроллера шины памяти). На прирост производительности он влияет слабо, но сильно влияет на стабильность работы.

На этом спешу откланяться, надеюсь мой пост окажется кому-нибудь полезным.

P.S. Пост писался долго , нудно и под утро , поэтому сразу прошу прощения за грамматические , лексические и прочего вида ошибки. Ещё раз повторюсь , что все было сильно упрощено, о многом не сказано (о цикле обращения, об организации циклов, о времени доступа, о десятке других сигналов и т.д.), некоторые факты искажаются/опускаются , но в целом смысл остается тот же.

Сообщение отредактировано Bell - 9.12.2005 - 08:58

[Glazz]

Вот это я понимаю - потрудился человек! Низкий поклон тебе, Bell, и благодарность. Спасибо. Действительно внес ясность во все эти заумные термины. ;)

[Mr.Morda]

А какой прогой разгонять? И как это скажется на ресурсе.

[NickSh]

из BIOS_а.

[Cartman]

Подскажите пожалуйста.
Железки ASUS P5VD2-X  (...FSB 533/800/1066mhz)
2x1024 DDR2 667mhz Hynix
PD 945 3.4ghz (FSB 800mhz)
можно ли чего нибудь с этим сотворить положительного в разгоне?
заранее спасибо